پیاده سازی سخت افزاری یک مدل از شبکه سیناپس سه جزئی بر روی برد fpga
thesis
- وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی
- author پرند امیری
- adviser محمود امیری غلامرضا کریمی
- publication year 1393
abstract
سیستم عصبی مرکزی از دو نوع سلول تشکیل شده است : سلول های عصبی یا نورون ها و سلول های گلیال. نورون ها دارای غشای تحریک پذیرند و می توانند پتانسیل عمل تولید کنند در نتیجه به طور مستقیم در انتقال پیام عصبی نقش دارند. سلول های گلیال بیش از نیمی از سیستم عصبی ما را به خود اختصاص داده اند. علیرغم تعداد زیاد این سلول ها و ارتباط نزدیکشان با نورون ها در ابتدا تصور بر آن بود که سلول های گلیال عناصر غیر فعالی هستند اما در دهه های اخیر با به کار بردن روش های نوین تصویر برداری نقش های دینامیکی این سلول ها اشکار گردید.آستروسیت ها دسته ی مهمی از سلول های گلیال هستند.شبکه سیناپس سه جزئی که نمونه ای از کوچکنرین شبکه ی بیولوژیکی است شامل یک نورون پیش سیناپسی، یک نورون پس سیناپسی که به هم کوپل شده و یک استروسیت است که با نورون ها در ارتباط بوده که می تواند مدلی برای فهم چگونگی تعامل استروسیت بر روی جمعیت های نورونی باشد.در این پایان نامه شبکه سیناپس سه جزئی شبیه سازی و برای اولین بار به صورت سخت افزاری پیاده سازی شد که می تواند در زمینه های مختلف تحقیقات پزشکی، در درمان بیماری ها و ... سودمند واقع شود. از دست آوردهای این پایان نامه علاوه بر سخت افزار این شبکه بیولوزیکی ، بررسی رفتار آستروسیت بر روی نورون های کوپله می باشدکه بر خلاف نتایج تحقیقات گذشته که بیان می کردند که آستروسیت ها باعث ناهمزمانی نورون های کوپله می شوند به این نتیجه رسیدیم که آستروسیت ها همزمانی کامل بین نورون های کوپله را بر هم می زنند، به طوریکه در بازه های زمانی مختلف نورون ها را همزمان و ناهمزمان می کند. در این پایان نامه از مدل ایژیکویچ برای نورون و مدل اصلاح شده پستنوف توسط منتصری برای آستروسیت استفاده شده است.ابتدا شبیه سازی شبکه سیناپس سه جزئی با گسسته سازی معادلات دیفرانسیل آن در نرم افزار متلب انجام شده، سپس در مرحله ی دوم شبیه سازی سخت افزار شبکه در نرم افزار مدلسیم به زبان توصیف سخت افزار verilog انجام شده است. سپس نتایج شبیه سازی های متلب با نتایج شبیه سازی در مدلسیم مفایسه شده است.پس از اطمینان از صحت و دقت در نتایج کد verilog بوسیله ی نرم افزار سنتز ise8.1 سنتز و در نهایت بر روی برد fpga مدل virtex-ii پیاده شد.
similar resources
پیاده سازی سخت افزاری سیستم های رمزنگاری بر اساس زوج سازی تیت با استفاده از fpga روی f ۲^۲۸۳
زوج سازی در رمزنگاری، یک نگاشت دوخطی از اعضای دو گروه جمعی از خم بیضوی به یک عضو گروه ضربی از میدان متناهی است و به منظور ساختن طرح های رمزنگاری یا حمله به آنها مورد استفاده قرار میگیرد. زوج سازی تیت پرکاربردترین نوع زوج سازی است که با استفاده از الگوریتم میلر محاسبه میشود و نسخه بهبودیافته این الگوریتم برای خمهای ابرمنفرد زوج سازی ηt نامیده میشود. به دلیل حجیم و زمان بر بودن...
full textطراحی و پیاده سازی شتاب دهنده سخت افزاری روی یک fpga جهت سیستم توموگرافی مقاومت الکتریکی
چکیده ندارد.
15 صفحه اولپیاده سازی و بهینه سازی سخت افزاری بلوک رهگیر در گیرنده های GPS باند پایه مبتنی بر FPGA و آزمون تحمل خرابی آن
در گیرندههای GPS، با توجه به ساختار سیگنال ارسالی و تاثیر گذاری عوامل فیزیکی بر روی آن که باعث کاهش شدید توان سیگنال دریافتی میگردد، از بلوکهای مختلفی برای استخراج و بازیابی دادههای ماهواره، استفاده میشود. دو بلوک ابتدایی به ترتیب بلوک ردگیری و بلوک رهگیری نام دارند. بلوک ردگیری به منظور تخمین زدن ساده فرکانس داپلر و فاز کد عمل میکند و بلوک رهگیری عمل دنبال کردن سیگنال ماهواره برای استخ...
full textبازشناسی چهره مستقل از زاویه دید با استفاده از شبکه های عصبی و پیاده سازی سخت افزاری آن روی fpga
مدل ارائه شده برای بازشناسی چهره مستقل از زاویه دید، بر مبنای ترکیبی از ساختارهای دینامیک و استاتیک است. مدل اختلاط خبره های اصلاح شده دارای5 شبکه مستقل از هم میباشد که هر شبکه دارای دو خبره میباشد که با شبکه میانجیگر با هم ترکیب شده اند. خروجی نهایی میانگین گیری ساده ای از خروجی 5 شبکه است. مدل ارائه شده برای پیاده سازی روی fpga طراحی شده است. بخاطر اینکه هر کدام از 5 شبکه با کمترین هزینه روی ...
15 صفحه اولپیاده سازی سخت افزاری یک توربو دیکدر
در این پایان نامه ساختارهای مختلف سخت افزاری برای پیاده سازی یک دیکدر توربو بر پایه دو الگوریتم اصلی map و sova بررسی شده اند. نمودارها و جداولی جهت ارزیابی و مقایسه ساختارهای مختلف ارائه گردیده است .این نمودارها و جداول به همراه نتایج شبیه سازی های سیستمی که در ابتدای پایان نامه آمده استمی تواند به عنوان یک مرجع کامل برای طراحان مورد استفاده قرار گیرد. کاهش پیچیدگی سخت افزاری ، حفظ دقت...
15 صفحه اولپیاده سازی سختافزاری سیستم های رمزنگاری بر اساس زوج سازی تیت با استفاده از FPGA روی F 2^283
زوج سازی در رمزنگاری، یک نگاشت دوخطی از اعضای دو گروه جمعی از خم بیضوی به یک عضو گروه ضربی از میدان متناهی است و به منظور ساختن طرح های رمزنگاری یا حمله به آنها مورد استفاده قرار میگیرد. زوج سازی تیت پرکاربردترین نوع زوج سازی است که با استفاده از الگوریتم میلر محاسبه میشود و نسخه بهبودیافته این الگوریتم برای خمهای ابرمنفرد زوج سازی &etaT نامیده میشود. به دلیل حجیم و زمان بر ب...
full textMy Resources
document type: thesis
وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی
Hosted on Doprax cloud platform doprax.com
copyright © 2015-2023